

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-253314
(43)Date of publication of application : 14.09.2000

(51)Int.Cl.

H04N 5/335

(21)Application number : 11-054937
(22)Date of filing : 03.03.1999


(71)Applicant : OLYMPUS OPTICAL CO LTD
(72)Inventor : KAZAMA SATOSHI
MIYAHARA HIDEJI
NAKAMURA FUMIKI

(54) METHOD FOR DRIVING SOLID-STATE IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a method for driving a solid-state image pickup device where elimination of a fixed pattern noise FPN can be realized with precision immune to the effect of stored charges of adjacent pixels.

SOLUTION: The solid-state image pickup device is provided with a photoelectric conversion section 4 where pixels 1 are arranged in a two dimensional way and a vertical scanning circuit 2 and a horizontal scanning circuit 3 where pixels of the photoelectric conversion section in vertical and horizontal directions are selected and read. In the case of pixel configuration consisting of 3 rows and 3 columns, an FPN is read in a dark state of pixels on a 1st row just after resetting pixels on a 2nd row, the FPM is read in the dark state of pixels on the 2nd row just after resetting pixels on the 1st and 3rd rows, and the FPN is read in the dark state of pixels on the 3rd row just after resetting pixels on the 2nd row respectively so as to drive the pixels in a way that the dark state FPN signal is read when no charge is stored in adjacent pixels. Thus, the FPN is eliminated with high precision with immunity to stored charges in adjacent pixels.



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-253314

(P2000-253314A)

(43)公開日 平成12年9月14日 (2000.9.14)

(51)Int.Cl.⁷

H 0 4 N 5/335

識別記号

F I

テマコード(参考)

H 0 4 N 5/335

E 5 C 0 2 4

審査請求 未請求 請求項の数7 O L (全 21 頁)

(21)出願番号 特願平11-54937

(71)出願人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(22)出願日 平成11年3月3日 (1999.3.3)

(72)発明者 風間 里志

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(72)発明者 宮原 秀治

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

(74)代理人 100087273

弁理士 最上 健治


(54)【発明の名称】 固体撮像装置の駆動方法

最終頁に続く

(57)【要約】

【課題】隣接画素の蓄積電荷の影響を受けない精度のよいF P N除去の実現可能な固体撮像装置の駆動方法を提供する。

【解決手段】画素1を二次元状に配置した光電変換部4と、該光電変換部の垂直及び水平方向の画素の選択、読み出しを行う垂直走査回路2及び水平走査回路3とを備えた固体撮像装置において、3行3列の画素構成の場合、1行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時F P N信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後にそれぞれ行い、隣接画素に電荷が蓄積されていない状態で暗時F P N信号を読み出すように駆動する。これにより、隣接画素の蓄積電荷の影響を受けず高精度のF P N除去を行うことができる。



【特許請求の範囲】

【請求項1】 光電変換素子を画素として二次元状に配置された光電変換部と、該光電変換部の垂直及び水平方向の画素の選択、読み出しを行う垂直走査回路及び水平走査回路とを少なくとも備えたXYアドレス型固体撮像装置において、前記垂直走査回路及び水平走査回路による暗時FPN信号読み出しは、当該暗時FPN信号読み出し行に隣接する画素行をリセットした直後に行うことの特徴とする固体撮像装置の駆動方法。

【請求項2】 前記暗時FPN信号読み出しは、前記垂直走査回路のシフトレジスタ部を駆動するクロックパルスを間引いた特定期間に行なうことを特徴とする請求項1に係る固体撮像装置の駆動方法。

【請求項3】 前記暗時FPN信号読み出しは、暗時FPN信号読み出し用の専用パルスにより行なうことを特徴とする請求項1に係る固体撮像装置の駆動方法。

【請求項4】 前記暗時FPN信号読み出しは、前記光電変換部の全画素行について1フレームの期間内に行なうことを特徴とする請求項2又は3に係る固体撮像装置の駆動方法。

【請求項5】 前記光電変換部の電荷蓄積時間を可変とすることの特徴とする請求項2又は4に係る固体撮像装置の駆動方法。

【請求項6】 前記電荷蓄積時間の制御は、前記垂直走査回路のシフトレジスタ部を駆動するスタートパルスのパルス幅を変更することにより行なうことを特徴とする請求項5に係る固体撮像装置の駆動方法。

【請求項7】 前記光電変換素子を内部増幅型固体撮像素子として、前記暗時FPN信号読み出しを非破壊読み出しで行なうことを特徴とする請求項3又は4に係る固体撮像装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、固体撮像装置の駆動方法、特に暗時FPN(Fixed Pattern Noise:固定パターンノイズ)信号の読み出しを改良した固体撮像装置の駆動方法に関する。

【0002】

【従来の技術】 一般に固体撮像装置には、FPNと呼ばれる雑音があり、画質を劣化させてしまう。中でも内部増幅型固体撮像素子を画素とした固体撮像装置では、画素毎の特性ばらつきが起因して信号出力に影響を及ぼすFPNが顕著である。

【0003】 このFPNは、暗時FPN信号のオフセット補正を行うことで改善されることが知られている。オフセット補正是、フレームメモリ等の記憶手段を設け、記憶手段に各画素毎の暗時FPN信号を記憶し、固体撮像装置から出力される明時信号から、各画素に対応する暗時FPN信号を減算してビデオ信号を得る方法である。

【0004】 本件出願人は、従来2つのオフセット補正方法を提案している。その第1は、特開昭64-39171号公報において開示されている図10に示すような構成のオフセット補正手法である。このオフセット補正手法は、被写体の光学像をレンズ100を介して固体撮像装置101の光電変換面に結像する。シャッター102を閉じた場合には、固体撮像装置101への光入射が遮断されるため、暗時信号が出力される。この暗時信号を暗時FPN信号としてフレームメモリ103に記憶しておき、被写体を撮像した時に得られる明時信号と、フレームメモリ103に記憶しておいた暗時FPN信号とを差動増幅器104に同時に投入し、差信号を求める。このようにして固体撮像装置101から出力される暗時FPN信号を除去した信号を得るようにしている。なお図10において、105はクロック信号発生回路で、固体撮像装置101とフレームメモリ103を制御している。プロセス回路106は、明時信号から暗時FPN信号を除去した信号を通常のビデオ信号に処理する。また、スイッチS1は、暗時FPN信号を差動増幅器104に入力するか固体撮像装置101の信号をそのまま差動増幅器104から出力させるかを切り換える。スイッチS2は、暗時FPN信号をフレームメモリ103に記憶するか差動増幅器104の出力信号をプロセス回路106に入力させるかを切り換えるためのものである。

【0005】 しかし、この手法では、機械的な遮光手段であるシャッター102が必要であり、システムの規模、重量、コストを増大させる問題がある。また、温度変化等により暗時FPN信号が変化した場合、これに追従できず、常に安定したオフセット補正ができない。温度変化に追従するために、頻繁に暗時FPN信号をフレームメモリ103に記憶しようとすると、その都度1フレーム分の時間を割り当てる必要があり、ビデオ信号が途切れ状態となり、使用上大きな問題となる。

【0006】 そこで、本件出願人は特開平7-15666号公報において、シャッター等の機械的な遮光手段を用いずにオフセット補正を実現する第2の手法を開示した。これは、画素の蓄積電荷をリセットした直後に読み出した信号を暗時FPN信号としてフレームメモリに記憶する手法である。この手法を適用した固体撮像装置の信号読み出し処理装置の構成を図11に、タイミングチャートを図12に示す。図11において、107は内部増幅型固体撮像素子からなる画素108を二次元に配列してなる光電変換部109を備えたXYアドレス型固体撮像装置で、説明を簡単にするため光電変換部は3行3列の構成している。X方向に配列をなす画素108の行毎に接続している垂直選択線Y1、Y2、Y3は、画素の状態を制御する機能を持つ垂直走査回路110と接続している。水平走査回路111は、読み出し状態にある画素行の画素信号を順番に読み出す機能を有する。固体撮像装置107の出力信号(ノードAにおける信号)は増幅器112で増幅さ

れ、A/D変換器113でA/D変換されて、1H(Hは水平期間)ディレイライン114と切換スイッチ115のb端子とFPNメモリ116にそれぞれ入力される。切換スイッチ115は、入力端子117から入力される制御信号 ϕG により、入力端子a, b, cに入力された信号を選択出力する。減算器118は、切換スイッチ115で選択された信号からFPNメモリ116の出力信号を減算する。減算器118の出力信号は、D/A変換器119でD/A変換され、ビデオ信号として出力される。

【0007】次に、図12のタイミングチャートを用いて動作について説明する。固体撮像装置107において、垂直走査回路110から信号読み出し電位VRDを信号読み出しを行う選択行に印加する。水平走査回路111を駆動することで、VRDが印加されている画素行の画素信号を順番に読み出す。このとき、非選択行には蓄積電位VACが印加されている。1行分の信号読み出し終了後には、水平プランキング期間にリセット電位VRSが印加され、画素に蓄積されていた電荷がリセットされる。また、ブルーミング抑圧のため、非選択行には水平プランキング期間にオーバーフロー電位VOFを印加し、過剰な蓄積電荷を掃き出す。VRD, VAC, VRS, VOFは、垂直走査回路110から出力される。図12において、垂直選択線Y1, Y2, Y3に印加するパルスを各々G(1), G(2), G(3)で、明時信号を1S, 2S, 3Sで、暗時FPN信号を1D, 2D, 3Dで示している。

【0008】第1フレームでは、 $t_0 \sim t_1$ の間に1行目の明時信号1Sを読み出し、 t_1 で蓄積電荷をリセットした後、再度 $t_2 \sim t_3$ の間に暗時信号1Dを読み出す。 $t_2 \sim t_3$ の期間で読み出した暗時信号は、画素に電荷がほとんど蓄積されていない状態での読み出しだるので、暗時FPN信号を読み出したことになり、この信号をFPNメモリ116に記憶する。同様にして、第2フレームでは2行目の暗時FPN信号2Dを読み出し、2DをFPNメモリ116に記憶する。第3フレームでは3行目の暗時FPN信号3Dを読み出し、3DをFPNメモリ116に記憶する。第4フレーム以降は前記第1, 第2, 第3フレームの動作を繰り返す。したがって、暗時FPN信号についてみると、第1, 第4, ..., 第nフレームにおいて1行目の暗時FPN信号1Dが、第2, 第5, ..., 第nフレームにおいて2行目の暗時FPN信号2Dが、第3, 第6, ..., 第nフレームにおいて3行目の暗時FPN信号3DがFPNメモリ116に更新され記憶されることになる。なお、図12においては、説明を簡単にするため垂直プランキング期間は記述していない。

【0009】切換スイッチ115は、入力端子117に印加する電位によって制御され、入力端子a, b, cのいずれか1つに接続する。減算器118で、切換スイッチ115から出力される明時信号1S, 2S, 3Sから各々暗時

FPN信号1D, 2D, 3Dを減算し、D/A変換器119で変換されたビデオ信号が出力される。図12に示したように、3行分の暗時FPN信号をFPNメモリ116に記憶するためには、3フレームの時間を必要とする。よって、電源投入後に、完全なオフセット補正が機能するまでに3フレームの時間を必要とするが、例えば、オーバーフロー電位VOFをリセット電位VRSと等しくし、全画素行において暗時FPN信号が出力される状態にして、3行分連続してFPNメモリ116に記憶することで1フレームに短縮することができる。

【0010】

【発明が解決しようとする課題】ところで、従来提案の上記手法では、隣接する画素の寄生容量については考慮されておらず、画素サイズの縮小に伴って画素の信号電荷蓄積容量に対し蓄積電極間の結合容量の比率が増加すると、オフセット補正の精度をなすわちFPN除去精度が低下するという不具合があった。次に、蓄積電極間の結合容量がオフセット補正の精度に及ぼす影響について説明する。

【0011】図13は、上下に隣接する2個の画素120, 121を拡大して示したものである。各画素120, 121は、容量とフォトトランジスタから構成され、信号電荷として蓄積電極に正孔を蓄積する例を示している。画素120及び画素121は、各々垂直選択線Y1, Y2に接続されている。画素120の蓄積電極122と画素121の蓄積電極123との間に、寄生容量124が存在している場合について説明する。図14は、画素120, 121に印加するパルスG(1), G(2)と、画素120の蓄積電極122の電位変化 $\phi G(1)$ と、画素121の蓄積電極123の電位変化 $\phi G(2)$ を示したものである。図14において、説明を簡単にするため、画素120の蓄積電極122が寄生容量124によって画素121の蓄積電極123に与える電位変化は無視した。また、オーバーフロー電位VOFを省略した。時刻 t_1 に読み出し電位VRDを垂直選択線Y1に印加すると、画素120の蓄積電極122の電位が上昇し、水平走査回路を駆動することで明時信号の読み出しを行う。時刻 t_2 にリセット電位VRSを印加し、ベースーエミッタ間を順バイアスして蓄積電荷をリセットする。時刻 t_3 に再度読み出し電位VRDを印加し、暗時FPN信号を読み出す。時刻 t_4 にリセットし、 t_5 以降、画素120は蓄積状態となる。

【0012】一方、画素121については、時刻 t_5 に読み出し電位VRDを垂直選択線Y2に印加し、水平走査回路を駆動することで明時信号の読み出しを行う。時刻 t_6 にリセット電位VRSを印加し、蓄積電荷をリセットする。図中の $\Delta \phi G(1)$, $\Delta \phi G(2)$ は、それぞれ画素120の蓄積電極122と画素121の蓄積電極123とに蓄積されていた正孔による電位変化量を示している。時刻 t_7 以降の画素121の蓄積電極123の電位は、蓄積電荷がリセットされたため、時刻 $t_1 \sim t_5$ の場合に比べ Δ

$\phi G(2)$ 低下する。

【0013】ここで、寄生容量124 の影響を考える。寄生容量124 と蓄積電極122 の容量値を各々C1 とC2 とする。時刻t, 以降、画素121 の蓄積電極123 の電位が $\Delta \phi G(2)$ 低下すると、画素120 が影響を受け、その蓄積電極122 の電位は $\{C2 / (C1 + C2)\} \times \Delta \phi G(2)$ 低下することになる。よって、画素120 から読み出した暗時F PN信号には画素121 に蓄積されている電荷の影響が含まれることになり、正確な暗時F PN信号を得られず、その結果、オフセット補正の精度を低下させる。

【0014】本発明は、従来提案した暗時F PN信号のオフセット補正を行う方式における上記不具合を解決するためになされたもので、隣接画素の蓄積電荷の影響を受けない、精度のよいオフセット補正、すなわちF PN除去を実現することの可能な固体撮像装置の駆動方法を提供することを目的とするものである。請求項毎の目的を述べると、次の通りである。すなわち、請求項1～3に係る発明は隣接画素の影響を受けない暗時F PN信号の読み出し駆動方法、特に請求項2及び3に係る発明は正確なオフセット補正を行うための具体的な駆動方法を提供することを目的とする。また請求項4に係る発明は、温度変化などによる暗時F PN信号の変化に対して、より高精度なオフセット補正を行うための暗時F PN信号の読み出し駆動方法を提供することを目的とする。また請求項5及び6に係る発明は、オフセット補正を行いながら電子シャッタ機能を付加するようにした駆動方法を提供することを目的とする。また請求項7に係る発明は、蓄積時間をNTSC方式において常に1/60秒にするようにした駆動方法を提供することを目的とする。

【0015】

【課題を解決するための手段】上記課題を解決するため、請求項1に係る発明は、光電変換素子を画素として二次元状に配置された光電変換部と、該光電変換部の垂直及び水平方向の画素の選択、読み出しを行う垂直走査回路及び水平走査回路とを少なくとも備えたXYアドレス型固体撮像装置において、前記垂直走査回路及び水平走査回路による暗時F PN信号読み出しは、当該暗時F PN信号読み出し行に隣接する画素行をリセットした直後に行うことを特徴とするものである。また請求項2に係る発明は、請求項1に係る固体撮像装置の駆動方法において、前記暗時F PN信号読み出しは、前記垂直走査回路のシフトレジスタ部を駆動するクロックパルスを間引いた特定期間に行うことを特徴とするものである。また請求項3に係る発明は、請求項1に係る固体撮像装置の駆動方法において、前記暗時F PN信号読み出しは、暗時F PN信号読み出し用の専用パルスにより行うことを特徴とするものである。

【0016】このように暗時F PN信号の読み出しを、

10

20

30

40

50

当該暗時F PN信号の読み出し行に隣接する画素行をリセットした直後に行うように駆動することにより、隣接画素の蓄積電荷の影響を受けない、精度のよいオフセット補正、すなわちF PN除去を実現することができる。

【0017】請求項4に係る発明は、請求項2又は3に係る固体撮像装置の駆動方法において、前記暗時F PN信号読み出しは、前記光電変換部の全画素行について1フレームの期間内に行うことを特徴とするものである。

【0018】このような駆動方法により、常に1フレーム期間内で全画素行の暗時F PN信号読み出しが行われ、各行の暗時F PN信号が毎フレームで更新されるため、温度変化などによる暗時F PN信号の変化に対してより高精度のオフセット補正ができる。

【0019】請求項5に係る発明は、請求項2又は4に係る固体撮像装置の駆動方法において、前記光電変換部の電荷蓄積時間を可変とすることを特徴とするものである。また請求項6に係る発明は、請求項5に係る固体撮像装置の駆動方法において、前記電荷蓄積時間の制御は、前記垂直走査回路のシフトレジスタ部を駆動するスタートパルスのパルス幅を変更することにより行うことを特徴とするものである。

【0020】このような駆動方法により、隣接画素の蓄積電荷の影響を受けない、精度のよいオフセット補正を行いながら、電荷蓄積時間を可変といわゆる電子シャッタ機能が可能となり、高輝度の被写体や動画の撮像に非常に有効となる。

【0021】請求項7に係る発明は、請求項3又は4に係る固体撮像装置の駆動方法において、前記光電変換素子を内部増幅型固体撮像素子として、前記暗時F PN信号読み出しを非破壊読み出しで行うことを特徴とするものである。

【0022】このように光電変換素子として内部増幅型固体撮像素子を用い、上記のように駆動することにより、NTSC方式における電荷蓄積時間を常に1/60秒にすることができる。

【0023】

【発明の実施の形態】次に、本発明の実施の形態について説明する。図1は本発明に係る固体撮像装置の駆動方法に用いる固体撮像装置の構成を示す図である。図1において、1は画素、2は垂直走査回路、3は水平走査回路、4は画素1を二次元状に配列してなる光電変換部、Y1, Y2及びY3はそれぞれ光電変換部の1, 2及び3行目の画素を選択、駆動する垂直選択線である。この構成は基本的には従来例と同様であり、図2で詳述する垂直走査回路2の構成が異なるのみである。なお、ここでは説明を簡略化するため、3行3列の固体撮像装置で説明すると共に、図2においてはオーバーフロー電位VOFは省略してある。また、XYアドレス型の固体撮像装置であれば、画素としての光電変換素子の種類は問わない。更に、垂直選択線Y1, Y2及びY3に印加する

パルスをそれぞれG(1), G(2)及びG(3)で示すと共に、動作を説明するための図3及び図4に示したタイミングチャートでは、1, 2, 3行目の画素行から読み出される明時信号を各々1S, 2S, 3Sで、暗時FPN信号を各々1D, 2D, 3Dで示している。

【0024】〔第1の発明の実施の形態〕 次に、本発明に係る固体撮像装置の駆動方法の第1の実施の形態について説明する。図2は図1に示した固体撮像装置の垂直走査回路の構成を示す図であり、シフトレジスタ部5、シャッターユニット6、レベルミックス部7及びスイッチ部8とから構成されている。シフトレジスタ部5は、2段のCMOSクロックドインバータからなるシフトレジスタユニット回路5-1を5段縦続接続して構成され、スタートパルス ϕ STとクロックパルス ϕ 1, ϕ 2, ϕ 3, ϕ 4, ϕ 5を入力し、クロックパルス ϕ 1の立ち上がりに同期してシフトされたパルスSR1, SR2, SR3, SR4を出力する。ここで、シフトレジスタユニット回路5-1は、Pチャンネルトランジスタ10, 11, 12, 13, 14, 15とNチャンネルトランジスタ16, 17, 18, 19, 20, 21, 22, 23, 24, 25とNチャンネルトランジスタ26とから構成されている。シャッターユニット回路6-1を4個配列してなり、シフトレジスタ部5からの出力パルスとパルス ϕ 0とを入力パルスとし、パルスS(1), S(2), S(3), S(4)を出力する。ここで、シャッターユニット回路6-1は、Pチャンネルトランジスタ20, 21, 22, 23, 24, 25とNチャンネルトランジスタ26とから構成されている。

【0025】レベルミックス部7は、Pチャンネルトランジスタ30とNチャンネルトランジスタ31から構成されたレベルミックスユニット回路7-1を4個配列してなり、シャッターパルスとパルスRD/RSとを入力パルスとし、それぞれ光電変換素子の電荷蓄積、読み出し及びリセットを制御する蓄積電位VAC、読み出し電位VRD及びリセット電位VRSが合成されたパルスV(1), V(2), V(3), V(4)を出力する。スイッチ部8は、スイッチ40, 41から構成されたスイッチユニット回路8-1を3個配列してなり、レベルミックス部7の出力パルスV(1), V(2), V(3), V(4)とパルスCONT, /CONTとを入力パルスとし、パルスG(1), G(2), G(3)を出力する。スイッチユニット回路8-1のスイッチ40, 41はパルス/CONT及びCONTにより制御されており、Hレベル(VDD)が印加された場合にはオンし、Lレベル(VSS)が印加された場合にはオフする。垂直走査回路の出力パルスG(1), G(2), G(3)は、それぞれ垂直選択線Y1, Y2, Y3を介して、それぞれ光電変換部4の1, 2, 3行目の画素に印加される。ここで、クロックパルスφ1, /φ2, /CONTは、それぞれφ1, φ2, CONTの反転パルスである。

【0026】次に、図3、図4に示すタイミングチャートを用いて第1の実施の形態の動作を説明する。図3、

図4のタイミングチャートに示す動作は、いずれもシフトレジスタ部5を駆動するクロックパルスφ1のHレベルがある特定の期間に間引くことにより、この期間で暗時FPN信号を読み出すものである。

【0027】まず、図3のタイミングチャートに示す信号読み出し動作について説明する。スタートパルス ϕ STは、各フレームとも前フレームから当該フレームにかけての2H（時刻 $t_0 \sim t_2$, $t_6 \sim t_8$, $t_{12} \sim t_{14}$, Hは水平期間）にわたり、シフトレジスタ部5に10 入力される。クロックパルス ϕ 1は、第1フレームの第3H, 第2フレームの第4H, 第3フレームの第5Hの期間のみHレベルを間引いている。

【0028】第1フレームの第1H(時刻 $t_1 \sim t_2$)において、1行目が選択されて1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。第2H(時刻 $t_2 \sim t_3$)において、2行目が選択されて2行目の明時信号2Sが読み出された後、1, 2行目のリセットが行われる。第3H(時刻 $t_3 \sim t_4$)において、1行目が選択されて、リセットから蓄積時間T1後に1行目の信号が読み出され、その後1行目のリセットが行われる。ここで、蓄積時間T1は非常に短く、この期間では電荷がほとんど蓄積されないため入射光の影響は無視でき、したがって読み出された1行目の信号は、リセット直後の暗時FPN信号1Dとみなすことができる。また2行目のリセットからも蓄積時間T1後であるため、2行目のリセット直後での暗時FPN信号読み出しとみなすことができる。第4H(時刻 $t_4 \sim t_5$)において、3行目が選択されて3行目の明時信号3Sが読み出された後、2, 3行目のリセットが行われる。第5H(時刻 $t_5 \sim t_6$)において、3行目のリセットが行われる。

【0029】次に第2フレームの第1H(時刻 $t_7 \sim t_8$)において、1行目が選択されて1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。ここで、1行目の電荷蓄積時間は3Hとなる。以下、説明は省略するが、全画素行の全フレームにわたって電荷蓄積時間は同様に3Hとなる。第2H(時刻 $t_8 \sim t_9$)において、2行目が選択されて2行目の明時信号2Sが読み出された後、1, 2行目のリセットが行われる。第40 3H(時刻 $t_9 \sim t_{10}$)において、3行目が選択されて3行目の明時信号3Sが読み出された後、1, 2, 3行目のリセットが行われる。第4H(時刻 $t_{10} \sim t_{11}$)において、2行目が選択されて、リセットから蓄積時間T1後に2行目の信号が読み出されるが、読み出された信号は1行目と同様に暗時FPN信号2Dとみなされる。その後2行目のリセットが行われる。また、前記2行目の読み出しは1行目及び3行目のリセットからそれぞれ蓄積時間T1及びT2後の読み出しであるが、T1は前述したように、またT2もT1と同様に非常に短く、いずれも無視できる蓄積時間のため、リセット直後の暗時

F P N信号読み出しとみなすことができる。第5 H（時刻 $t_{11} \sim t_{12}$ ）において、3行目のリセットが行われる。

【0030】次に第3フレームの第1 H（時刻 $t_{13} \sim t_{14}$ ）において、1行目が選択されて1行目の明時信号1 Sが読み出された後、1行目のリセットが行われる。第2 H（時刻 $t_{14} \sim t_{15}$ ）において、2行目が選択されて2行目の明時信号2 Sが読み出された後、1, 2行目のリセットが行われる。第3 H（時刻 $t_{15} \sim t_{16}$ ）において、3行目が選択されて3行目の明時信号3 Sが読み出された後、全画素行のリセットが行われる。第4 H（時刻 $t_{16} \sim t_{17}$ ）において、2, 3行目のリセットが行われる。第5 H（時刻 $t_{17} \sim t_{18}$ ）において、3行目が選択されて3行目の信号が読み出されるが、1行目及び2行目と同様に蓄積時間T1が非常に短いため、暗時F P N信号3 Dとみなすことができる。その後3行目のリセットが行われる。また、2行目のリセットからの蓄積時間T1も短いため、2行目のリセット直後の暗時F P N信号読み出しとみなすことができる。第6 H（時刻 $t_{18} \sim t_{19}$ ）において、3行目のリセットが行われる。第4フレーム以降は前記第1, 2, 3フレームの動作が繰り返される。

【0031】このように第1フレームでは、1行目の画素の暗時F P N信号1 Dの読み出しが2行目の画素のリセット直後に行われる。第2フレームでは、2行目の画素の暗時F P N信号2 Dの読み出しが1, 3行目の画素のリセット直後に行われる。第3フレームでは、3行目の画素の暗時F P N信号3 Dの読み出しが2行目の画素のリセット直後に行われる。また、ここでは、暗時F P N信号が光電変換部の1, 2, 3行目の順番に読み出されることになる。

【0032】なお、ここで、スイッチ部8は、全フレームにわたり光電変換部4の全画素行の電荷蓄積時間を同一にする役目を果たしている。レベルミックス部7の出力パルスV(1), V(2), V(3)は、リセット後から次の読み出し動作を開始するまでの時間、すなわち電荷蓄積時間が異なるため、画素に印加するパルスとして使用できない。例えば図3においては、パルスV(1)の電荷蓄積時間みると、第1, 2, 3フレームで各々3 H, 4 H, 4 Hと異なっている。そこで、スイッチ部8を設けパルスCONTで制御することで、全フレームにわたり光電変換部4の全画素行の蓄積時間を同一の3 Hに設定している。

【0033】次に、図4のタイミングチャートに示す信号読み出し動作について説明する。図4は、図3に示した場合とは逆に、暗時F P N信号を光電変換部4の3, 2, 1行目の順番に読み出す場合のタイミングチャートである。図3に対して、クロックパルス ϕ 1とスイッチ部8を制御するパルスCONTのタイミングを変更している。ここで、クロックパルス ϕ 1は、第1フレームの

第5 H, 第2フレームの第4 H, 第3フレームの第3 Hの期間のみHレベルを間引いている。読み出し動作は図3に示した場合と基本的に同様なため、簡単に説明する。

【0034】第1フレームの第1 H（時刻 $t_1 \sim t_2$ ）において1行目の明時信号1 Sを読み出し後、1行目のリセットが行われる。第2 H（時刻 $t_2 \sim t_3$ ）において2行目の明時信号2 Sを読み出し後、1, 2行目のリセットが行われる。第3 H（時刻 $t_3 \sim t_4$ ）において3行目の明時信号3 Sを読み出し後、全行のリセットが行われる。第4 H（時刻 $t_4 \sim t_5$ ）において2, 3行目のリセットが行われる。第5 H（時刻 $t_5 \sim t_6$ ）において3行目の暗時F P N信号3 Dを読み出し後、3行目のリセットが行われる。次に第2フレームの第1 H（時刻 $t_7 \sim t_8$ ）において1行目の明時信号1 Sを読み出し後、1行目のリセットが行われる。ここで、1行目の電荷蓄積時間は3 Hとなる。以下、説明は省略するが、全画素行の全フレームにわたって電荷蓄積時間は同様に3 Hとなる。第2 H（時刻 $t_8 \sim t_9$ ）において2行目の明時信号2 Sを読み出し後、1, 2行目のリセットが行われる。第3 H（時刻 $t_9 \sim t_{10}$ ）において3行目の明時信号3 Sを読み出し後、全画素行のリセットが行われる。第4 H（時刻 $t_{10} \sim t_{11}$ ）において2行目の暗時F P N信号2 Dを読み出し後、2行目のリセットが行われる。第5 H（時刻 $t_{11} \sim t_{12}$ ）において、3行目のリセットが行われる。第6 H（時刻 $t_{12} \sim t_{13}$ ）において3行目のリセットが行われる。次に第3フレームの第1 H（時刻 $t_{13} \sim t_{14}$ ）において、1行目の明時信号1 Sを読み出し後、1行目のリセットが行われる。第2 H（時刻 $t_{14} \sim t_{15}$ ）において、2行目の明時信号2 Sを読み出し後、1, 2行目のリセットが行われる。第3 H（時刻 $t_{15} \sim t_{16}$ ）において、1行目の明時信号1 Sを読み出し後、1行目のリセットが行われる。第4 H（時刻 $t_{16} \sim t_{17}$ ）において、3行目の明時信号3 Sを読み出し後、2, 3行目のリセットが行われる。第5 H（時刻 $t_{17} \sim t_{18}$ ）において、3行目のリセットが行われる。第4フレーム以降は、前記第1, 2, 3フレームの動作を繰り返す。図4のタイミングチャートに示した動作においては、暗時F P N信号を光電変換部4の3, 2, 1行目の順番に読み出すことになる。

【0035】このように第1フレームでは、3行目の画素の暗時F P N信号3 Dの読み出しが2行目の画素のリセット直後に行われる。第2フレームでは、2行目の画素の暗時F P N信号2 Dの読み出しが1, 3行目の画素のリセット直後に行われる。第3フレームでは、1行目の画素の暗時F P N信号1 Dの読み出しが2行目の画素のリセット直後に行われる。また、ここでは、暗時F P N信号が光電変換部4の3, 2, 1行目の順番に読み出されることになる。

【0036】以上図3, 4のタイミングチャートに基づ

いて説明したように、本発明の第1の実施の形態によれば、1行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時F P N信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に各々行われる。すなわち、暗時F P N信号読み出しは、当該画素行に隣接する画素行をリセットした直後に行われることになる。したがって、隣接画素に電荷が蓄積されていない状態で暗時F P N信号を読み出すことになり、従来例で示したような隣接画素の蓄積電荷の影響に関する問題が発生しないため、精度のよいオフセット補正すなわちF P N除去を行うことができる。また、各画素行の暗時F P N信号は、3フレームに1回更新されることになる。更に、光電変換部の全画素行の電荷蓄積時間を同一にすることができる。

【0037】なお、当該行のリセット動作後から暗時F P N信号を読み出すまでの時間T1、及び隣接行のリセット動作後から当該行の暗時F P N信号を読み出すまでの時間T1又はT2は非常に短いので、入射光の影響は無視できる。例えばNTSC方式の場合には垂直選択線が525行で、 $525H/2$ が蓄積時間であり、T1、T2は $525H/2$ に対し十分短く、この期間では電荷がほとんど蓄積されないからである。

【0038】また、3行分の暗時F P N信号を読み出すためには3フレームの時間が必要であるが、電源投入時に、例えば、ここでは省略したがオーバーフロー電位V OFをリセット電位V RSと等しくし、3行分連続して暗時F P N信号を読み出すことで1フレームに短縮することができる。更にここでは、光電変換部の画素行について暗時F P N信号を読み出す順番を逆に行う例を示したが、読み出しの順番はこれに限定されるものではなく、クロックパルスφ1を間引くタイミングを変更して、任意の順番で読み出すことができる。

【0039】〔第2の発明の実施の形態〕次に、第2の実施の形態について説明する。本実施の形態は、暗時F P N信号を隣接行をリセットした直後に読み出すと共に、蓄積時間を可変とする駆動方法である。すなわち、第1の実施の形態に電子シャッター機能を附加したものである。この実施の形態で用いる固体撮像装置における垂直走査回路の構成は、図2に示した第1の実施の形態で用いたものと同一であり、駆動方法のみが異なるものである。

【0040】第2の実施の形態の動作を、図5に示すタイミングチャートを用いて説明する。ここでは電荷蓄積時間を2Hとして、暗時F P N信号を光電変換部の1、2、3行目の順番に読み出す場合を示している。第1の実施の形態と同様に、クロックパルスφ1を間引いた期間に暗時F P N信号を読み出すと共に、スタートパルスφ S Tの幅をえることで、蓄積時間を可変とするシャッター動作をさせている。クロックパルスφ1は、第1

フレームの第4H、第2フレームの第5H、第3フレームの第6Hの期間のみ間引く。また、スタートパルスφ S Tは、各フレームとも前フレームから当該フレームにかけての3H期間(時刻t0～t3, t6～t9, t12～t15)にわたりシフトレジスタ部5に入力する。なお、ここで、当該行のリセット動作後から暗時F P N信号を読み出すまでの時間T2、及び隣接行のリセット動作後から当該行の暗時F P N信号を読み出すまでの時間T1又はT2は非常に短いため、第1の実施の形態と同様に入射光の影響は無視できる。したがって、これらの時間に関しては説明を省略する。

【0041】まず第1フレームの第1H(時刻t1～t2)において、1行目が選択されて1行目の明時信号1Sの読み出し後、1行目のリセットが行われる。第2H(時刻t2～t3)において、2行目が選択されて2行目の明時信号2Sの読み出し後、1、2行目のリセットが行われる。第3H(時刻t3～t4)において、3行目が選択されて3行目の明時信号3Sの読み出し後、全画素行のリセットが行われる。第4H(時刻t4～t5)において、1行目が選択されて1行目の暗時F P N信号1Dの読み出し後、1行目のリセットが行われる。第5H(時刻t5～t6)において2行目のリセット、第6H(時刻t6～t7)において3行目のリセットが行われる。

【0042】次に第2フレームの第1H(時刻t7～t8)において、1行目が選択されて1行目の明時信号1Sの読み出し後、1行目のリセットが行われる。ここで、1行目の電荷蓄積時間は2Hとなる。以下、説明は省略するが、全画素行の全フレームにわたって電荷蓄積時間は同様に2Hとなる。第2H(時刻t8～t9)において、2行目が選択されて2行目の明時信号2Sの読み出し後、2行目のリセットが行われる。第3H(時刻t9～t10)において、3行目が選択されて3行目の明時信号3Sの読み出し後、1、3行目のリセットが行われる。第4H(時刻t10～t11)において、全画素行のリセットが行われる。第5H(時刻t11～t12)において、2行目が選択されて2行目の暗時F P N信号2Dの読み出し後、2行目のリセットが行われる。第6H(時刻t12～t13)において3行目のリセットが行われる。

【0043】続く第3フレームの第1H(時刻t13～t14)において、1行目が選択されて1行目の明時信号1Sの読み出し後、1行目のリセットが行われる。第2H(時刻t14～t15)において、2行目が選択されて2行目の明時信号2Sの読み出し後、2行目のリセットが行われる。第3H(時刻t15～t16)において、3行目が選択されて3行目の明時信号3Sの読み出し後、1、3行目のリセットが行われる。第4H(時刻t16～t17)において全画素行のリセットが行われ、第5H(時刻t17～t18)において、2、3行目のリセットが行われる。第6H(時刻t18～t19)において、3行目が選択

されて3行目の暗時F P N信号3 Dの読み出し後、3行目のリセットが行われる。第4フレーム以降は前記第1、2、3フレームの動作を繰り返す。

【0044】以上のように、本実施の形態によれば、1行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時F P N信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に各々行われる。すなわち、暗時F P N信号読み出しは、当該画素行に隣接する画素行をリセットした直後に行われることになる。したがって、第1の実施の形態と同様に、隣接画素に電荷が蓄積されていない状態で暗時F P N信号を読み出すことにより、従来例で示したような隣接画素の蓄積電荷の影響に関する問題が発生しないため、精度のよいオフセット補正、すなわちF P N除去を行うことができる。また、各画素行の暗時F P N信号は、3フレームに1回更新されることになる。

【0045】更に、第1の実施の形態とは異なり、全画素行の電荷蓄積時間は2 Hとなっている。これはスタートパルス ϕ S Tのパルス幅を3 Hとすることにより実現している。このように、スタートパルスのパルス幅を変えることにより電荷蓄積時間を任意の時間に設定できる。すなわち、スタートパルス幅の制御により電子シャッター動作が可能となる。この電子シャッター機能は、通常の電荷蓄積時間では画素が飽和してしまうような高輝度の被写体を撮像する際や、動画を撮像する際に非常に有効である。

【0046】〔第3の発明の実施の形態〕次に、第3の実施の形態について説明する。本実施の形態は、暗時F P N信号を隣接行をリセットした直後に読み出すと共に、常に1フレームの期間内で光電変換部の全画素行の暗時F P N信号を読み出す駆動方法である。この実施の形態で用いる固体撮像装置における垂直走査回路の構成は、図2に示した第1及び第2の実施の形態で用いたものと同一であり、駆動方法のみが異なるものである。

【0047】第3の実施の形態の動作を、図6に示すタイミングチャートを用いて説明する。この実施の形態においては、第1及び第2の実施の形態のように、暗時F P N信号読み出しに際してクロックパルス ϕ 1を間引く必要がない。また、レベルミックス部7に入力するパルスR D/R Sの周期は、第1の実施の形態で示した場合の半分の1 H/2であり、スイッチ部8に入力するパルスC O N Tは、周期が1 Hの規則的なパルスである。シフトレジスタ部5には、前フレームの最終期間(時刻 $t_0 \sim t_1$, $t_5 \sim t_7$)にパルス幅1 Hのスタートパルス ϕ S Tを入力するようになっている。

【0048】次に、信号読み出しの動作について説明する。第1フレームの第1 H-F(前半、時刻 $t_1 \sim t_2$)において、1行目が選択されて1行目の明時信号1 Sを読み出した後、1行目のリセットが行われる。第

1 H-L(後半、時刻 $t_2 \sim t_3$)では1行目のリセットが行われる。第2 H-F(時刻 $t_3 \sim t_4$)において、2行目が選択されて2行目の明時信号2 Sを読み出した後、1、2行目のリセットが行われる。第2 H-L(時刻 $t_4 \sim t_5$)において、1行目が選択されて1行目の信号を読み出した後、1、2行目のリセットが行われる。ここで読み出された1行目の信号はリセット直後の信号であるため、暗時F P N信号1 Dとなる。ここで、2行目のリセットから1行目の暗時F P N信号読み出しまでの時間はT3となる。第3 H-F(時刻 $t_5 \sim t_6$)において、3行目が選択されて3行目の明時信号3 Sを読み出した後、2、3行目のリセットが行われる。第3 H-L(時刻 $t_6 \sim t_7$)において、2行目が選択されて2行目の暗時F P N信号2 Dを読み出した後、2、3行目のリセットが行われる。このとき、1、3行目のリセットから2行目の暗時F P N信号読み出しまでの時間は、それぞれT4, T3となる。

【0049】続く第2フレームの第1 H-F(時刻 $t_7 \sim t_8$)において、1行目が選択されて1行目の明時信号1 Sを読み出した後、1、3行目のリセットが行われる。ここで、1行目の電荷蓄積時間は1 H+T4となる。以下、説明を省略するが、全画素行の全フレームにわたって電荷蓄積時間は同様に1 H+T4となる。第1 H-L(時刻 $t_8 \sim t_9$)において、3行目が選択されて3行目の暗時F P N信号3 Dを読み出した後、1、3行目のリセットが行われる。このとき、2行目のリセットから3行目の暗時F P N信号読み出しまでの時間はT4となる。第2 H-F(時刻 $t_9 \sim t_{10}$)において、2行目が選択されて2行目の明時信号2 Sを読み出した後、1、2行目のリセットが行われる。第2 H-L(時刻 $t_{10} \sim t_{11}$)において、1行目が選択されて1行目の暗時F P N信号1 Dを読み出した後、1、2行目のリセットが行われる。第3 H-F(時刻 $t_{11} \sim t_{12}$)において、3行目が選択されて3行目の明時信号3 Sを読み出した後、2、3行目のリセットが行われる。第3 H-L(時刻 $t_{12} \sim t_{13}$)において、2行目が選択されて2行目の暗時F P N信号2 Dを読み出した後、2、3行目のリセットが行われる。第3フレーム以降は、前記第2フレームの動作を繰り返す。

【0050】ここで、隣接行のリセット動作後から当該行の暗時F P N信号を読み出すまでの時間T3又はT4は、第1及び第2の実施の形態でのT1又はT2と同様に非常に短く、この期間では電荷がほとんど蓄積されないため、入射光の影響は無視できる。

【0051】したがって、本実施の形態によれば、1行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時F P N信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に各々行われる。すなわち、暗時F P N信号読み出し

は、当該画素行に隣接する画素行をリセットした直後に行われることになり、隣接画素に電荷が蓄積されていない状態で暗時F P N信号を読み出すため、従来例で示したような隣接画素の蓄積電荷の影響に関する問題は発生しない。また、光電変換部の全画素行の電荷蓄積時間を同一にすることができる。

【0052】更に、1フレームの期間内で光電変換部の全画素行の暗時F P N信号の読み出しが行われるため、全画素行の暗時F P N信号が1フレーム期間内で1回更新されることになる。一方、第1及び第2の実施の形態では、各行の暗時F P N信号は3フレームに1回更新されており、3フレームの間で温度変化などにより暗時F P N信号が変化した場合には、正確なオフセット補正を行うのが困難であった。しかしながら、本実施の形態においては、全画素行の暗時F P N信号が1フレームで1回更新されることにより、温度変化などに起因する暗時F P N信号の変化に対して、より高精度なオフセット補正、すなわちF P N除去が可能となる。

【0053】なお本実施の形態では、第1、2の実施の形態の場合と比べ、読み出し電位V R Dの印加されている時間が1/2となっているが、水平走査回路の駆動速度を第1、2の実施の形態の場合の2倍にして画素の信号読み出しを行えばよい。また、スタートパルスの幅を変更することにより、電荷蓄積時間を任意に設定可能な、いわゆる電子シャッター動作も可能であることは言うまでもない。

【0054】〔第4の発明の実施の形態〕次に、第4の実施の形態について説明する。この実施の形態に用いる固体撮像装置における垂直走査回路の構成及びその駆動方法は、第1から第3の実施の形態における垂直走査回路の構成及び駆動方法のいずれとも異なるものである。

【0055】図7に、本実施の形態に用いる固体撮像装置における垂直走査回路の構成を示す。この垂直走査回路は、シフトレジスタ部51と、インバータ部52及びレベルミックス部53とからなる。シフトレジスタ部51は、第1から第3の実施の形態で用いた垂直走査回路と同様のCMOSクロックドインバータ4段からなるシフトレジスタユニット回路51-1を縦続接続して構成され、スタートパルス ϕ_{ST} とクロックパルス $\phi_1, \phi_2, / \phi_1$ 及び $/ \phi_2$ を入力し、クロックドインバータ2段目すなわちシフトレジスタユニット回路の中間から、クロックパルス ϕ_1 の立ち上がりに同期してシフトされたパルスS R 1, S R 2, S R 3を出力する。シフトレジスタユニット出力パルスS R 1, S R 2, S R 3は、インバータユニット回路52-1を配列してなるインバータ部52を介してレベルミックス部53に入力される。レベルミックス部53は、レベルミックスユニット回路53-1を配列してなり、インバータ出力とパルスR D/R Sを入力して、それぞれ光電変換素子の電荷蓄積、読み出し及びリセットを制御する蓄積電位V A C, 読み出し電位V R D

及びリセット電位V R Sが合成された垂直走査回路の出力パルスG(1), G(2)及びG(3)を出力する。出力パルスG(1), G(2)及びG(3)は、図1に示した固体撮像装置の垂直選択線Y1, Y2及びY3を介してそれぞれ光電変換部4の1, 2及び3行目の画素に印加されるようになっている。ここで、クロックパルス/ ϕ_1 及び $/ \phi_2$ は、それぞれ ϕ_1 及び ϕ_2 の反転パルスである。なお図7において、61, 62, 65, 66, 69, 70, 73, 74, 77及び79はPチャンネルトランジスタ、63, 64, 67, 68, 71, 72, 75, 76, 78及び80はNチャンネルトランジスタである。

【0056】次に、図8に示すタイミングチャートを用いて本実施の形態の信号読み出し動作を説明する。本実施の形態は、垂直シフトレジスタ部51へのスタートパルス ϕ_{ST} を2回入れることにより、一方を明時信号、他方を暗時F P N信号の専用読み出し用パルスとして、各々画素からの信号を読み出すようにしたものである。また、垂直シフトレジスタ部51を駆動するクロック ϕ_1 及び ϕ_2 の1周期は1H/2期間に対応している。すなわち、駆動周波数を2倍とすることにより、1H期間を前半、後半に分けて、前半で明時信号、後半で暗時F P N信号の読み出しを行うものである。なお、第1及び第2の実施の形態のように、暗時F P N信号読み出しに際して駆動クロックを間引く必要がない。

【0057】まず、各フレームとも前フレーム(時刻 $t_0 \sim t_1, t_6 \sim t_7$)に明時信号読み出し用の第1のスタートパルス ϕ_{ST1} を1H/2期間入力する。その後、1H経過後の当該フレーム(時刻 $t_3 \sim t_4, t_9 \sim t_{10}$)に、暗時F P N信号読み出し用の第2のスタートパルス ϕ_{ST2} を1H/2期間入力する。ここで、第1のスタートパルス ϕ_{ST1} は1H期間内の前半を、第2のスタートパルス ϕ_{ST2} は1H期間内の後半をそれぞれシフトしていく。

【0058】第1フレームの第1H-F(前半、時刻 $t_1 \sim t_2$)において、第1行目が選択され、1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。第2H-F(前半、時刻 $t_3 \sim t_4$)では、第2行目が選択され、2行目の明時信号2Sが読み出された後、2行目のリセットが行われる。第2H-L(後半、時刻 $t_4 \sim t_5$)では第1行目が選択され、1行目の信号が読み出された後、1行目のリセットが行われる。ここで読み出された1行目の信号の蓄積時間はT5で1Hとなる。一般的に例えばNTSC方式の場合には、垂直選択線が525行で、蓄積時間は525H/2となり、T5は525H/2に対して十分短く、この期間では電荷がほとんど蓄積されない。したがって、入射光量の影響は無視でき、読み出された信号はリセット直後の暗時F P N信号1Dとみなすことができる。また1行目の暗時F P N信号読み出しへは、2行目のリセット直後に行われる。第3Hの前半F(時刻 $t_5 \sim t_6$)では、3行目が選択

され、3行目の明時信号3Sが読み出された後、3行目のリセットが行われる。第3Hの後半L(時刻 $t_6 \sim t_7$)では、第2行目が選択され、1行目の暗時FPN信号1Dと同様に2行目の暗時FPN信号2Dが読み出された後、2行目のリセットが行われる。ここで、1行目のリセットから2行目の暗時FPN信号読み出しまでの期間T6は1H/2であり、T5と同様に非常に短く、この期間では電荷がほとんど蓄積されないため、入射光量の影響は無視でき、1行目のリセット直後に2行目の暗時FPN信号が読み出されたとみなすことができる。一方、2行目の暗時FPN信号2Dの直前には3行目のリセットが行われている。

【0059】第2フレームの第1H-F(前半、時刻 $t_1 \sim t_2$)において、1行目が選択され、1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。ここで、1行目の電荷蓄積時間は1Hとなる。以下、説明を省略するが、全画素行の全フレームにわたって電荷蓄積時間は同様に1Hとなる。第1Hの後半(時刻 $t_8 \sim t_9$)では、第3行目が選択され、1行目及び2行目の暗時FPN信号と同様に3行目の暗時FPN信号3Dが読み出された後、3行目のリセットが行われる。第2H-F(時刻 $t_9 \sim t_{10}$)では、2行目が選択され、2行目の明時信号2Sが読み出された後、2行目のリセットが行われる。第2H-L(時刻 $t_{10} \sim t_{11}$)では第1行目が選択され、1行目の暗時FPN信号1Dが読み出された後、1行目のリセットが行われる。第3H-F(時刻 $t_{11} \sim t_{12}$)では、第3行目が選択され、3行目の明時信号3Sが読み出された後、3行目のリセットが行われる。第3H-L(時刻 $t_{12} \sim t_{13}$)では、第2行目が選択され、2行目の暗時FPN信号2Dが読み出された後、2行目のリセットが行われる。第3フレーム以降は、前記第2フレームの動作が繰り返される。

【0060】以上説明したように、本実施の形態によれば、1行目の画素の暗時FPN信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時FPN信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時FPN信号読み出しは2行目の画素のリセット直後に各々行われる。すなわち、暗時FPN信号読み出しは、当該画素行に隣接した画素行をリセットした直後に行われることになり、隣接画素に電荷が蓄積されていない状態で暗時FPN信号を読み出すため、従来例で示したような隣接画素の蓄積電荷の影響に関する問題は発生しない。

【0061】また、明時信号及び暗時FPN信号は、それぞれ1H期間内の前半及び後半で読み出されると共に、それぞれの信号読み出しは専用のパルスにより行われている。更に、1フレームの期間内で光電変換部の全画素行の暗時FPN信号の読み出しが行われるため、全画素行の暗時FPN信号が1フレーム期間内で1回更新されることになり、第3の実施の形態と同様に、温度変

化などに起因する暗時FPN信号の変化に対して、より高精度なオフセット補正、すなわちFPN除去ができる。

【0062】【第5の発明の実施の形態】次に、第5の実施の形態について説明する。本実施の形態において用いる固体撮像装置における垂直走査回路の構成は、図7に示した第4の実施の形態で用いた垂直走査回路と同一で、暗時FPN信号を隣接行をリセットした直後に読み出すと共に、画素を構成する光電変換素子として非破壊読み出し可能な増幅型固体撮像素子を用いることにより、リセット動作を伴わない非破壊読み出しを行って、常に光電変換素子の蓄積時間を1/60秒にするものである。

【0063】次に、図9に示すタイミングチャートを用いて本実施の形態における信号読み出し動作を説明する。本実施の形態では、レベルミックス部のリセット電位VR-Sを、1H期間内の前半のみに設ける。また、前述のとおり画素として非破壊読み出し可能な光電変換素子を用いるものであり、その他は第4の実施の形態の駆動方法と同様である。

【0064】まず、各フレームとも前フレーム(時刻 $t_0 \sim t_1$, $t_6 \sim t_7$)に明時信号読み出し用の第1のスタートパルス $\phi ST 1$ を1H/2期間入力する。その後、1H経過後の当該フレーム(時刻 $t_3 \sim t_4$, $t_9 \sim t_{10}$)に、暗時FPN信号読み出し用の第2のスタートパルス $\phi ST 2$ を1H/2期間入力する。ここで、第1のスタートパルス $\phi ST 1$ は1H期間内の前半を、第2のスタートパルス $\phi ST 2$ は1H期間内の後半をそれぞれシフトしていく。

【0065】第1フレームの第1H-F(前半、時刻 $t_1 \sim t_2$)において、第1行目が選択され、1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。第2H-F(時刻 $t_3 \sim t_4$)では、第2行目が選択され、2行目の明時信号2Sが読み出された後、2行目のリセットが行われる。第2H-L(後半、時刻 $t_4 \sim t_5$)では第1行目が選択され、1行目の信号が読み出される。ここで読み出された1行目の信号の蓄積時間はT5で1Hとなる。しかしながら、この蓄積時間T5は第4の実施の形態と同様に無視できるため、読み出された信号はリセット直後の暗時FPN信号1Dとみなすことができる。また1行目の暗時FPN信号読み出しは、2行目のリセット直後に行われる。なお、ここでは非破壊読み出しのためリセット動作は行われない。第3Hの前半F(時刻 $t_5 \sim t_6$)では、第3行目が選択され、3行目の明時信号3Sが読み出された後、3行目のリセットが行われる。第3Hの後半L(時刻 $t_6 \sim t_7$)では、第2行目が選択され、1行目の暗時FPN信号1Dと同様に2行目の暗時FPN信号2Dが読み出される。ここで、1行目のリセットから2行目の暗時FPN信号読み出しまでの期間T7は、T5と同様に非常

に短く無視でき、1行目のリセット直後に2行目の暗時F P N信号2Dが読み出されたとみなすことができる。一方、2行目の暗時F P N信号2Dの直前には3行目のリセットが行われている。なお、この2行目の暗時F P N信号2Dの読み出し時でもリセット動作は行われない。

【0066】第2フレームの第1H-F(前半、時刻 $t_7 \sim t_8$)において、第1行目が選択され、1行目の明時信号1Sが読み出された後、1行目のリセットが行われる。第1Hの後半L(時刻 $t_8 \sim t_9$)では、第3行目が選択され、1行目及び2行目の暗時F P N信号と同様に3行目の暗時F P N信号3Dが読み出される。ここでもリセット動作は行われない。第2H-F(時刻 $t_9 \sim t_{10}$)では、第2行目が選択され、2行目の明時信号2Sが読み出された後、2行目のリセットが行われる。第2H-L(時刻 $t_{10} \sim t_{11}$)では第1行目が選択され、1行目の暗時F P N信号1Dが読み出される。第3H-F(時刻 $t_{11} \sim t_{12}$)では、第3行目が選択され、3行目の明時信号3Sが読み出された後、3行目のリセットが行われる。第3H-L(時刻 $t_{12} \sim t_{13}$)では、第2行目が選択され、2行目の暗時F P N信号2Dが読み出される。第3フレーム以降は、前記第2フレームの動作が繰り返される。

【0067】以上説明したように、本実施の形態によれば、1行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に、2行目の画素の暗時F P N信号読み出しは1、3行目の画素のリセット直後に、3行目の画素の暗時F P N信号読み出しは2行目の画素のリセット直後に各々行われる。すなわち、暗時F P N信号読み出しは、当該画素行に隣接する画素行をリセットした直後に行われることになり、隣接画素に電荷が蓄積されていない状態で暗時F P N信号を読み出すため、従来例で示したような隣接画素の蓄積電荷の影響に関する問題は発生しない。また、明時信号及び暗時F P N信号は、それぞれ1H期間内の前半及び後半で読み出されると共に、それぞれの信号読み出しは専用のパルスにより行われている。更に、1フレームの期間内で光電変換部の全画素行の暗時F P N信号の読み出しが行われるため、全画素行の暗時F P N信号が1フレーム期間内で1回更新されることになり、第3及び第4の実施の形態と同様に、温度変化などに起因する暗時F P N信号の変化に対して、より高精度なオフセット補正、すなわちF P N除去ができる。

【0068】ところで第1から第4の実施の形態においては、各画素の暗時F P N信号を読み出す際に、暗時F P N信号を読み出した後リセット動作を行っているため、暗時F P N信号読み出し時にそれまで蓄積された信号電荷は掃き捨てられてしまう。しかし本実施の形態では、非破壊読み出し可能な増幅型固体撮像素子を光電変換素子として用いているため、リセット動作を伴わない

信号読み出し動作を行うことにより、NTSC方式においては全画素の電荷蓄積時間は常に1/60秒となる。

【0069】なお、第1から第5の実施の形態で用いる固体撮像装置の垂直走査回路の回路構成は一例であり、これに限定されるものではなく、同様な機能を有する回路であればその構成はとわない。また、3行の画素配列の光電変換部に対応する垂直走査回路の場合について説明を行ったが、配列する画素数に応じた回路構成にして同様に駆動できることは言うまでもない。

【0070】

【発明の効果】以上実施の形態に基づいて説明したように、本発明によれば、暗時F P N信号読み出しを当該画素行に隣接する画素行をリセットした直後に行うようにしているので、隣接画素の蓄積電荷の影響を受けない精度のよいオフセット補正、すなわちF P N除去が実現可能である。また、光電変換部の全画素行の暗時F P N信号を1フレームの期間内で読み出すことにより、各行の暗時F P N信号が毎フレームで更新されるため、温度変化などによる暗時F P N信号の変化に対して、より高精度なオフセット補正ができる。また、光電変換部の電荷蓄積時間を可変として電子シャッター機能を付加することにより、精度のよいオフセット補正ができると共に、電荷蓄積時間が任意に設定できるため、高輝度の被写体や動画を撮像する際に非常に有効となる。更に、光電変換素子として非破壊読み出し可能な増幅型固体撮像素子を用いて暗時F P N信号を非破壊読み出しを行うことにより、全画素の電荷蓄積時間をNTSC方式では常に1/60秒にすることができる。

【図面の簡単な説明】

【図1】本発明に係る固体撮像装置の駆動方法の第1の実施の形態に用いる固体撮像装置の構成を示す図である。

【図2】図1に示した固体撮像装置における垂直走査回路の構成を示す回路構成図である。

【図3】本発明の第1の実施の形態の動作を説明するためのタイミングチャートである。

【図4】本発明の第1の実施の形態の他の動作を説明するためのタイミングチャートである。

【図5】本発明の第2の実施の形態の動作を説明するためのタイミングチャートである。

【図6】本発明の第3の実施の形態の動作を説明するためのタイミングチャートである。

【図7】本発明の第4の実施の形態に用いる固体撮像装置における垂直走査回路の構成を示す回路構成図である。

【図8】第4の実施の形態の動作を説明するためのタイミングチャートである。

【図9】本発明の第5の実施の形態の動作を説明するためのタイミングチャートである。

【図10】従来の暗時F P N信号のオフセット補正手段を

備えた固体撮像装置の構成例を示すブロック構成図である。

【図11】従来の暗時F P N信号のオフセット補正手段を備えた固体撮像装置の他の構成例を示すブロック構成図である。

【図12】図11に示した固体撮像装置の動作を説明するためのタイミングチャートである。

【図13】隣接する画素の蓄積電極間の結合容量がオフセット補正の精度に影響を及ぼす様態を示す図である。

【図14】図13に示した隣接画素への印加パルスと蓄積電極の電位変化を示す図である。

【符号の説明】

- 1 画素
- 2 垂直走査回路
- 3 水平走査回路
- 4 光電変換部

* 4 光電変換部

5 シフトレジスタ部

5-1 シフトレジスタユニット回路

6 シャッターユニット

6-1 シャッターユニット回路

7 レベルミックス部

7-1 レベルミックスユニット回路

8 スイッチ部

8-1 スイッチユニット回路

10 51 シフトレジスタ部

51-1 シフトレジスタユニット回路


52 インバータ部

52-1 インバータユニット回路

53 レベルミックス部


* 53-1 レベルミックスユニット回路

【図1】




- 1:画素
- 2:垂直走査回路
- 3:水平走査回路
- 4:光電変換部
- Y1, Y2, Y3:垂直選択線


【図13】




【図10】




【図2】




【図7】




【図11】




【図3】




【図4】




【図5】




【図6】




【図 8】




【図9】



【図12】



【図14】



フロントページの続き

(72)発明者 中村 文樹

東京都渋谷区幡ヶ谷2丁目43番2号 オリ
ンパス光学工業株式会社内

Fターム(参考) 5C024 AA01 CA06 CA17 CA20 FA01
GA01 GA31 GA41 HA09 HA14
HA18 HA24 JA04